Análise de Utilização de Recursos (Fitter)

1. Arquivos de origem

Arquivo	Papel
output_files/soc_system.fit.summary	Resumo do Fitter (números finais)
output_files/soc_system.sta.summary	Confirmação de timing

2. Dispositivo e status

Campo	Valor
Fitter Status	Successful — Sat Oct 10 14:31:25 2026
Device	5CSEMA5F31C6 (Cyclone V, DE1-SoC)
Timing Models	Final

3. Utilização global

Recurso	Usado / Disponível	%
Logic utilization (ALMs)	5.324 / 32.070	17 %
Registradores	8.622	—
Pinos	382 / 457	84 %
Block memory bits	1.985.569 / 4.065.280	49 %
RAM Blocks	250 / 397	63 %
DSP Blocks	12 / 87	14 %
PLLs	2 / 6	33 %
DLLs	1 / 4	25 %

4. Interpretação por recurso

ALMs (17 %): margem folgada na 5CSEMA5F31C6. Há espaço para evoluções de lógica de jogo, paleta e melhorias de pipeline.

Memória (49 % bits / 63 % blocos): uso mais elevado que a versão pure-FPGA devido ao HPS e às memórias de vídeo do coprocessador. Ainda há margem confortável.

DSP (14 %): uso moderado — as multiplicações do rasterizador foram inferidas em DSP. Folga significativa para mais slots de polígono se necessário.

PLLs (2/6): meu_pll (pixel clock VGA) e pllpara100 (domínio do banco/RAMs/núcleo).

Pinos (84 %): elevado porque o golden top (ghrd_top) expõe a maioria dos I/Os da placa (DRAM, HPS peripherals, etc.).

5. Conclusão de recursos

O projeto cabe confortavelmente na FPGA da DE1-SoC. Nenhum recurso crítico está saturado. O ponto a monitorar em evoluções é o número de RAM blocks e block memory bits se forem adicionados mais framebuffers ou padrões externos.